Разработчик FPGA

Требования

Образование высшее или неоконченное высшее. Язык - VerilogSystemVerilog. Инструменты - Xillinx Vivado, ModelSim Желательно: знание основ ЦОС, шины AXI и MatlabSimulink. Умение работать в команде, неконфликтность, способность принимать самостоятельные решения.

Обязанности

Наша организация является российским разработчиком и производителем систем и высокотехнологичного оборудования беспроводной связи. В своей деятельности компания ориентирована на организацию полного производственного цикла, начиная с научно-исследовательских и опытно-конструкторских разработок и заканчивая серийными поставками оборудования c последующей технической поддержкой. Обязанности: 1. Разработка и отладка проекта ПЛИС для систем радиосвязи. 2. Написание на языке Verilog модулей, преимущественно для систем радиосвязи (модули скремблирования, расчета сгс, кадровой и сетевой синхронизации итп). 3. Подключение в проект ПЛИС и совместная отладка с разработчиками ЦОС сгенерированных из верхнеуровневых моделей hdl модулей цифровой обработки сигнала (модулятор, демодулятор, помехоустойчивые кодеки). 4. Сопровождение существующего кода. 5. Отладка проекта в составе изделия.

Условия

Мы предлагаем работу в уютном современном офисе на условиях полной занятости. Работа с понедельника по пятницу, часы работы с 9-18, (по договоренности рабочий день может начинаться в интервале с 8 до 10, соответственно заканчиваться с 17 до 19). Пятница на 1 час короче. Выходные дни - суббота, воскресенье. В здании есть столовая. Оформление трудового договора, отпуска, больничные листы согласно ТК РФ.