Сортировать:
- по релевантности
- по дате
- по зарплате
80 000 - 80 000 руб.
Описание опыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL; опыт работы c questasim/modelsim. Будет преимуществом: опыт моделирования в среде Matlab/Simulink; опыт применения System Generator/DSP builder; make, python, tcl, git/svn; ...
19.08.2025