Сортировать:
- по релевантности
- по дате
- по зарплате
... Знание и понимание основ цифровой схемотехники; Знание языков Verilog/SystemVerilog; Будет плюсом: Языки - Tcl, Python; Понимание принципов constraint-random testing(CRT), functional coverage, assertions; Понимание основ методологии UVM; Знание протоколов ...
10.11.2025