Сортировать:
- по релевантности
- по дате
- по зарплате
от
100 000 руб.
Описание опыт описания/тестирования/отладки цифровых схем на языке Verilog/VHDL от 2 лет; опыт работы c questasim/modelsim. Обязанности разработка, анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС; разработка сопроводительной ...
17.05.2024