Сортировать:
- по релевантности
- по дате
- по зарплате
... SystemVerilog / UVM для отдельных блоков (IP). * Написание тестовых сценариев: Разработка стимулов (случайное тестирование, последовательности), проверочных элементов (чекеры, мониторы, scoreboard) и покрытий (functional coverage). * Командная работа ...
13.11.2025