Сортировать:
- по релевантности
- по дате
- по зарплате
... в среде Vivado (от 1 года); Свободное владение SystemVerilog; Базовые знания алгоритмов ЦОС; Знание основ цифровой схемотехники; Опыт верификации (QuestaSim/ModelSim) и отладки FPGA проектов; Опыт оптимизациипроектов по частоте/ресурсам; Знание языков ...
19.10.2025