Сортировать:
- по релевантности
- по дате
- по зарплате
... интеграция сложных функциональных модулей для ASIC; Подготовка необходимых вспомогательных блоков, таких ... будущего члена команды: Опыт разработки RTL для ASIC от 3 лет; Отличное ... знание Verilog/System Verilog; Опыт использования RTL ...
25.12.2025
... приглашает Старшего инженера по разработке RTL (Digital signal processing accelerators). ... : Разработкой сложных функциональных модулей для ASIC на Verilog/SystemVerilog. Что мы ... Знание Verilog/SystemVerilog; Опыт использования RTL симулятора от 3 лет (any ...
25.12.2025
... команду инженера с опытом в верификации или в разработке ASIC. Отдел принимает участие в проектах по разработке SoC ... от будущего члена команды: Опыт в сфере верификации или разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т ...
15.12.2025
... развивается направление, занимающееся разработкой ASIC микросхем. В данный момент ... Интеграция крупных и сложных RTL модулей в FPGA прототипы ... таймингов и т.д. Разработка RTL "glue logic", т.е ... frontend и backend разработчиками ASIC. Активное взаимодействие c ...
15.12.2025
... ПО, системное ПО, печатные платы, RTL, верификация, тестирование, тех. документация, официальная ... системного ПО (С/С++), RTL-кода (FPGA/ASIC flow). Разработка прикладного ПО ...
15.12.2025
... функциональных модулей по ТЗ: разработка RTL-описаний на языках Verilog, VHDL ... Vivado, ISE, С++, QT, Altium Designer Viewer, Excel, Visio; Владение английским ...
23.12.2025
... Vivado, ISE, С++, QT, Altium Designer Viewer, Excel, Visio; Владение английским ... функциональных модулей по ТЗ: разработка RTL-описаний на языках Verilog, VHDL ...
26.12.2025
... функциональных модулей по ТЗ: разработка RTL-описаний на языках Verilog, VHDL ... Vivado, ISE, С++, QT, Altium Designer; Viewer, Excel, Visio; Владение английским ...
19.12.2025
... функциональных модулей по ТЗ: разработка RTL-описаний на языках Verilog, VHDL ... Vivado, ISE, С++, QT, Altium Designer; Viewer, Excel, Visio; Владение английским ...
30.12.2025
... функциональных модулей по ТЗ: разработка RTL-описаний на языках Verilog, VHDL ... Vivado, ISE, С++, QT, Altium Designer; Viewer, Excel, Visio; Владение английским ...
31.12.2025