Сортировать:
- по релевантности
- по дате
- по зарплате
... SoC Zynq , Gowin) от 6 лет. Уверенное владение языком VHDL, Verilog. Опыт работы с ModelSim, QuestaSim, Quartz designer, FPGA Gowin designer Опыт работы с интерфейсами UART, JTAG, USB, FTDI, SPI, I2C, QSPI Понимание принципов радиолокации Опыт цифровой ...
11.01.2026