Сортировать:
- по релевантности
- по дате
- по зарплате
... IP Что мы ожидаем от будущего члена команды: Опыт верификации и/или разработки RTL от 3 лет Знакомство с архитектурой 1+ современного процессора Уверенный пользователь RTL симулятора (any vendor) Хорошее знание Verilog/SystemVerilog Владение скриптовыми ...
12.01.2026